صفحه اصلی > اخبار > اخبار صنعت

توضیح کامل فرآیند ساخت تراشه (2/2): از ویفر تا بسته بندی و آزمایش

2024-09-18

ساخت هر محصول نیمه هادی به صدها فرآیند نیاز دارد و کل فرآیند تولید به هشت مرحله تقسیم می شود:پردازش ویفر - اکسیداسیون - فوتولیتوگرافی - اچینگ - رسوب لایه نازک - اتصال - تست - بسته بندی.




مرحله 5: رسوب لایه نازک


Thin film deposition


برای ایجاد ریز دستگاه ها در داخل تراشه باید به طور مداوم لایه هایی از لایه های نازک را رسوب دهیم و با اچ کردن قسمت های اضافی را جدا کنیم و همچنین مقداری مواد برای جداسازی دستگاه های مختلف اضافه کنیم. هر ترانزیستور یا سلول حافظه گام به گام از طریق فرآیند فوق ساخته می شود. "لایه نازکی" که در اینجا در مورد آن صحبت می کنیم به "فیلم" با ضخامت کمتر از 1 میکرون (میکرو متر، یک میلیونیم متر) اشاره دارد که با روش های پردازش مکانیکی معمولی قابل تولید نیست. فرآیند قرار دادن یک فیلم حاوی واحدهای مولکولی یا اتمی مورد نیاز بر روی یک ویفر "رسوب" است.


برای تشکیل یک ساختار نیمه هادی چند لایه، ابتدا باید یک پشته دستگاه بسازیم، یعنی به طور متناوب چندین لایه از فیلم های نازک فلزی (رسانا) و فیلم های دی الکتریک (عایق) را روی سطح ویفر چیده و سپس اضافی را حذف کنیم. قطعات را از طریق فرآیندهای حکاکی مکرر برای تشکیل یک ساختار سه بعدی. تکنیک‌هایی که می‌توانند برای فرآیندهای رسوب‌گذاری مورد استفاده قرار گیرند، شامل رسوب‌دهی بخار شیمیایی (CVD)، رسوب‌گذاری لایه اتمی (ALD) و رسوب‌گذاری فیزیکی بخار (PVD) هستند و روش‌های استفاده از این تکنیک‌ها را می‌توان به رسوب خشک و مرطوب تقسیم کرد.


رسوب بخار شیمیایی (CVD)

در رسوب شیمیایی بخار، گازهای پیش ساز در یک محفظه واکنش واکنش نشان می دهند تا یک لایه نازک متصل به سطح ویفر و محصولات جانبی که به بیرون از محفظه پمپ می شوند، تشکیل دهند. رسوب بخار شیمیایی تقویت شده با پلاسما از پلاسما برای تولید گازهای واکنش دهنده استفاده می کند. این روش دمای واکنش را کاهش می دهد و آن را برای سازه های حساس به دما ایده آل می کند. استفاده از پلاسما همچنین می تواند تعداد رسوبات را کاهش دهد که اغلب منجر به فیلم های با کیفیت بالاتر می شود.


Chemical Vapor Deposition(CVD)


رسوب لایه اتمی (ALD)

رسوب لایه اتمی با قرار دادن تنها چند لایه اتمی در یک زمان، لایه های نازکی را تشکیل می دهد. کلید این روش چرخه مراحل مستقلی است که با نظم خاصی انجام می شوند و کنترل خوبی را حفظ می کنند. پوشاندن سطح ویفر با یک پیش ساز مرحله اول است و سپس گازهای مختلفی وارد می شوند تا با پیش ساز واکنش دهند تا ماده مورد نظر روی سطح ویفر تشکیل شود.


Atomic Layer Deposition(ALD)


رسوب فیزیکی بخار (PVD)

همانطور که از نام آن پیداست، رسوب فیزیکی بخار به تشکیل لایه های نازک توسط ابزار فیزیکی اشاره دارد. کندوپاش یک روش رسوب فیزیکی بخار است که از پلاسمای آرگون برای پاشیدن اتم‌ها از یک هدف استفاده می‌کند و آنها را روی سطح یک ویفر برای تشکیل یک لایه نازک می‌گذارد. در برخی موارد، فیلم رسوب‌شده را می‌توان از طریق تکنیک‌هایی مانند درمان حرارتی فرابنفش (UVTP) درمان و بهبود بخشید.


Physical Vapor Deposition(PVD)


مرحله 6: اتصال به یکدیگر


رسانایی نیمه هادی ها بین هادی ها و نارساناها (یعنی عایق ها) است که به ما اجازه می دهد تا جریان برق را به طور کامل کنترل کنیم. فرآیندهای لیتوگرافی، اچینگ و رسوب گذاری مبتنی بر ویفر می توانند اجزایی مانند ترانزیستورها را بسازند، اما برای فعال کردن انتقال و دریافت توان و سیگنال ها باید به هم متصل شوند.


فلزات به دلیل رسانایی که دارند برای اتصال مدار استفاده می شوند. فلزات مورد استفاده برای نیمه هادی ها باید شرایط زیر را داشته باشند:


· مقاومت کم: از آنجایی که مدارهای فلزی نیاز به عبور جریان دارند، فلزات موجود در آنها باید مقاومت کمی داشته باشند.


· پایداری حرارتی: خواص مواد فلزی باید در طول فرآیند اتصال فلزی بدون تغییر باقی بماند.


· قابلیت اطمینان بالا: با توسعه فناوری مدارهای مجتمع، حتی مقادیر کمی از مواد اتصال فلزی باید دوام کافی داشته باشند.


· هزینه ساخت: حتی اگر سه شرط اول برآورده شود، هزینه مواد برای پاسخگویی به نیازهای تولید انبوه بسیار زیاد است.


در فرآیند اتصال به طور عمده از دو ماده آلومینیوم و مس استفاده می شود.


فرآیند اتصال آلومینیوم

فرآیند اتصال آلومینیوم با رسوب آلومینیوم، استفاده از مقاومت نوری، قرار گرفتن در معرض و توسعه آغاز می شود و پس از آن اچ برای حذف انتخابی آلومینیوم اضافی و مقاوم در برابر نور قبل از ورود به فرآیند اکسیداسیون انجام می شود. پس از تکمیل مراحل فوق، فرآیندهای فتولیتوگرافی، اچینگ و رسوب گذاری تا زمانی که اتصال به یکدیگر کامل شود، تکرار می شود.

آلومینیوم علاوه بر رسانایی عالی، فتولیتوگرافی، حکاکی و رسوب گذاری نیز آسان است. علاوه بر این، هزینه کم و چسبندگی خوبی به فیلم اکسید دارد. از معایب آن این است که به راحتی خورده می شود و نقطه ذوب پایینی دارد. علاوه بر این، برای جلوگیری از واکنش آلومینیوم با سیلیکون و ایجاد مشکل در اتصال، باید رسوبات فلزی اضافه شود تا آلومینیوم از ویفر جدا شود. به این رسوب «فلز سد» می گویند.


مدارهای آلومینیومی با رسوب گذاری تشکیل می شوند. پس از ورود ویفر به محفظه خلاء، یک لایه نازک تشکیل شده توسط ذرات آلومینیوم به ویفر می‌چسبد. این فرآیند "رسوب بخار (VD)" نامیده می شود که شامل رسوب شیمیایی بخار و رسوب فیزیکی بخار می شود.


Aluminum Interconnection Process


فرآیند اتصال مس

با پیچیده‌تر شدن فرآیندهای نیمه‌رسانا و کوچک‌تر شدن اندازه‌های دستگاه، سرعت اتصال و خواص الکتریکی مدارهای آلومینیومی دیگر کافی نیست و هادی‌های جدیدی که نیازهای اندازه و هزینه را برآورده می‌کنند مورد نیاز است. اولین دلیلی که مس می تواند جایگزین آلومینیوم شود این است که مقاومت کمتری دارد که سرعت اتصال دستگاه را سریع تر می کند. مس همچنین قابل اعتمادتر است زیرا در برابر مهاجرت الکتریکی، حرکت یون های فلزی هنگام عبور جریان از فلز، از آلومینیوم مقاومت بیشتری دارد.


با این حال، مس به راحتی ترکیبات تشکیل نمی دهد، و تبخیر و حذف آن از سطح ویفر را دشوار می کند. برای رفع این مشکل، به جای حکاکی مس، مواد دی الکتریک را رسوب داده و حکاکی می کنیم، که در صورت نیاز، الگوهای خط فلزی متشکل از ترانشه ها و گذرگاه ها را تشکیل می دهند و سپس برای رسیدن به اتصال، «الگوهای» فوق الذکر را با مس پر می کنیم، فرآیندی به نام «دماسن». .

با ادامه انتشار اتم های مس در دی الکتریک، عایق دومی کاهش می یابد و یک لایه مانع ایجاد می کند که مانع از انتشار بیشتر اتم های مس می شود. سپس یک لایه نازک دانه مس روی لایه مانع تشکیل می شود. این مرحله امکان آبکاری الکتریکی را فراهم می‌کند که پر کردن الگوهای با نسبت تصویر بالا با مس است. پس از پر کردن، مس اضافی را می توان با پرداخت مکانیکی شیمیایی فلز (CMP) حذف کرد. پس از اتمام، می توان یک فیلم اکسید را رسوب داد و فیلم اضافی را می توان با فرآیندهای فتولیتوگرافی و اچ حذف کرد. فرآیند فوق باید تکرار شود تا اتصال مسی کامل شود.


Challenges associated with copper interconnects


از مقایسه بالا می توان دریافت که تفاوت بین اتصال مسی و اتصال آلومینیومی در این است که مس اضافی به جای اچ کردن توسط فلز CMP حذف می شود.


مرحله 7: تست


هدف اصلی آزمایش بررسی این است که آیا کیفیت تراشه نیمه هادی با استاندارد خاصی مطابقت دارد یا خیر، تا محصولات معیوب حذف شوند و قابلیت اطمینان تراشه بهبود یابد. علاوه بر این، محصولات معیوب تست شده وارد مرحله بسته بندی نمی شوند که به صرفه جویی در هزینه و زمان کمک می کند. مرتب سازی قالب الکترونیکی (EDS) یک روش آزمایشی برای ویفر است.


EDS فرآیندی است که ویژگی های الکتریکی هر تراشه را در حالت ویفر تأیید می کند و در نتیجه بازده نیمه هادی را بهبود می بخشد. EDS را می توان به پنج مرحله تقسیم کرد که به شرح زیر است:


01 نظارت بر پارامترهای الکتریکی (EPM)

EPM اولین گام در آزمایش تراشه نیمه هادی است. این مرحله هر دستگاه (شامل ترانزیستورها، خازن ها و دیودها) مورد نیاز برای مدارهای مجتمع نیمه هادی را آزمایش می کند تا اطمینان حاصل شود که پارامترهای الکتریکی آنها مطابق با استانداردها هستند. عملکرد اصلی EPM ارائه داده های مشخصه الکتریکی اندازه گیری شده است که برای بهبود کارایی فرآیندهای تولید نیمه هادی و عملکرد محصول (نه برای شناسایی محصولات معیوب) استفاده می شود.


02 تست پیری ویفر

نرخ عیب نیمه هادی از دو جنبه ناشی می شود، یعنی میزان عیوب ساخت (در مراحل اولیه بالاتر) و میزان عیوب در کل چرخه عمر. تست پیری ویفر به آزمایش ویفر در دمای معین و ولتاژ AC/DC برای یافتن محصولاتی که ممکن است در مراحل اولیه نقص داشته باشند، اشاره دارد، یعنی با کشف عیوب احتمالی، قابلیت اطمینان محصول نهایی را بهبود بخشد.


03 تشخیص

پس از اتمام تست پیری، تراشه نیمه هادی باید با یک کارت پروب به دستگاه تست متصل شود و سپس تست های دما، سرعت و حرکت را می توان بر روی ویفر انجام داد تا عملکرد نیمه هادی مربوطه را تأیید کند. لطفاً برای توضیح مراحل آزمون خاص به جدول مراجعه کنید.


04 تعمیر

تعمیر مهمترین مرحله آزمایش است زیرا برخی از تراشه های معیوب را می توان با تعویض قطعات مشکل دار تعمیر کرد.


05 نقطه گذاری

تراشه هایی که در تست الکتریکی شکست خورده اند در مراحل قبلی مرتب شده اند، اما همچنان باید علامت گذاری شوند تا آنها را تشخیص دهیم. در گذشته، لازم بود تراشه‌های معیوب را با جوهر مخصوص علامت‌گذاری کنیم تا مطمئن شویم که با چشم غیرمسلح قابل شناسایی هستند، اما اکنون سیستم به طور خودکار آنها را بر اساس مقدار داده‌های آزمایشی مرتب می‌کند.


مرحله 8: بسته بندی


پس از چندین فرآیند قبلی، ویفر تراشه های مربعی با اندازه مساوی (همچنین به عنوان "تراشه های تک" شناخته می شود) تشکیل می دهد. کار بعدی بدست آوردن تراشه های جداگانه با برش است. تراشه های تازه بریده شده بسیار شکننده هستند و نمی توانند سیگنال های الکتریکی را مبادله کنند، بنابراین باید جداگانه پردازش شوند. این فرآیند بسته بندی است که شامل تشکیل یک پوسته محافظ در خارج از تراشه نیمه هادی و امکان تبادل سیگنال های الکتریکی با خارج است. کل فرآیند بسته بندی به پنج مرحله تقسیم می شود، یعنی اره ویفر، اتصال تک تراشه، اتصال، قالب گیری و آزمایش بسته بندی.


01 اره ویفر

به منظور بریدن تراشه های بی شماری که به طور متراکم چیده شده اند از ویفر، ابتدا باید پشت ویفر را با دقت "آسیاب" کنیم تا ضخامت آن نیازهای فرآیند بسته بندی را برآورده کند. پس از آسیاب کردن، می توانیم در امتداد خط اسکریپ روی ویفر برش دهیم تا تراشه نیمه هادی جدا شود.


سه نوع تکنولوژی اره ویفر وجود دارد: برش تیغه، برش لیزری و برش پلاسما. برش تیغه استفاده از تیغه الماسی برای بریدن ویفر است که در معرض حرارت و ذرات اصطکاک است و در نتیجه به ویفر آسیب می رساند. تاس لیزری دقت بالاتری دارد و به راحتی می تواند ویفرهایی با ضخامت نازک یا فاصله خطوط خطی کوچک را کنترل کند. دیس پلاسما از اصل اچ کردن پلاسما استفاده می کند، بنابراین این فناوری حتی اگر فاصله خطوط نویس بسیار کوچک باشد نیز قابل اجرا است.


02 ضمیمه ویفر تکی

پس از جدا شدن همه تراشه ها از ویفر، باید تک تک تراشه ها (ویفرهای تکی) را به زیرلایه (قاب سربی) وصل کنیم. عملکرد زیرلایه محافظت از تراشه های نیمه هادی و امکان تبادل سیگنال های الکتریکی با مدارهای خارجی است. برای چسباندن تراشه ها می توان از چسب های نواری مایع یا جامد استفاده کرد.


03 اتصال

پس از اتصال تراشه به بستر، همچنین باید نقاط تماس این دو را به هم وصل کنیم تا به تبادل سیگنال الکتریکی برسیم. در این مرحله می توان از دو روش اتصال استفاده کرد: اتصال سیم با استفاده از سیم های فلزی نازک و اتصال تراشه ای با استفاده از بلوک های کروی طلا یا بلوک های قلع. اتصال سیم یک روش سنتی است و فناوری اتصال تراشه‌های فلیپ می‌تواند تولید نیمه‌رسانا را سرعت بخشد.


04 قالب گیری

پس از تکمیل اتصال تراشه نیمه هادی، یک فرآیند قالب گیری برای افزودن یک بسته به بیرون تراشه لازم است تا از مدار مجتمع نیمه هادی در برابر شرایط خارجی مانند دما و رطوبت محافظت شود. پس از اینکه قالب بسته بندی به میزان لازم ساخته شد، باید تراشه نیمه هادی و ترکیب قالب گیری اپوکسی (EMC) را داخل قالب قرار داده و آن را آب بندی کنیم. تراشه مهر و موم شده فرم نهایی است.


05 تست بسته بندی

تراشه هایی که قبلاً فرم نهایی خود را داشته اند نیز باید تست نقص نهایی را پشت سر بگذارند. تمام تراشه های نیمه هادی تمام شده که وارد آزمایش نهایی می شوند، تراشه های نیمه هادی تمام شده هستند. آنها در تجهیزات تست قرار می گیرند و شرایط مختلفی مانند ولتاژ، دما و رطوبت را برای تست های الکتریکی، عملکردی و سرعت تنظیم می کنند. از نتایج این آزمایشات می توان برای یافتن عیوب و بهبود کیفیت محصول و راندمان تولید استفاده کرد.


تکامل تکنولوژی بسته بندی

با کاهش اندازه تراشه و افزایش الزامات عملکرد، بسته بندی در چند سال گذشته دستخوش نوآوری های تکنولوژیکی زیادی شده است. برخی از فناوری‌ها و راه‌حل‌های بسته‌بندی آینده‌گرا شامل استفاده از رسوب‌گذاری برای فرآیندهای پشتیبان سنتی مانند بسته‌بندی در سطح ویفر (WLP)، فرآیندهای ضربه‌ای و فناوری لایه توزیع مجدد (RDL) و همچنین فن‌آوری‌های حکاکی و تمیز کردن برای قسمت جلویی است. تولید ویفر


Packaging technology evolution


بسته بندی پیشرفته چیست؟

بسته بندی سنتی مستلزم آن است که هر تراشه از ویفر بریده شود و در قالب قرار گیرد. بسته بندی در سطح ویفر (WLP) نوعی فناوری بسته بندی پیشرفته است که به بسته بندی مستقیم تراشه هنوز روی ویفر اشاره دارد. فرآیند WLP به این صورت است که ابتدا بسته بندی و تست می شود و سپس تمام تراشه های تشکیل شده در یک زمان از ویفر جدا می شود. در مقایسه با بسته بندی سنتی، مزیت WLP هزینه تولید کمتر است.

بسته بندی پیشرفته را می توان به بسته بندی دو بعدی، بسته بندی 2.5 بعدی و بسته بندی سه بعدی تقسیم کرد.


بسته بندی دو بعدی کوچکتر

همانطور که قبلا ذکر شد، هدف اصلی فرآیند بسته بندی شامل ارسال سیگنال تراشه نیمه هادی به بیرون است و برجستگی های ایجاد شده روی ویفر نقاط تماس برای ارسال سیگنال های ورودی/خروجی هستند. این برجستگی ها به دو دسته فن ورودی و فن بیرون تقسیم می شوند. فن اولی در داخل تراشه است و دومی به شکل فن خارج از محدوده تراشه است. سیگنال ورودی/خروجی را I/O (ورودی/خروجی) و تعداد ورودی/خروجی را I/O count می نامیم. تعداد ورودی/خروجی مبنای مهمی برای تعیین روش بسته بندی است. اگر تعداد ورودی/خروجی کم باشد، از بسته بندی فن دار استفاده می شود. از آنجایی که اندازه تراشه پس از بسته بندی تغییر چندانی نمی کند، به این فرآیند بسته بندی در مقیاس تراشه (CSP) یا بسته بندی در مقیاس تراشه در سطح ویفر (WLCSP) نیز گفته می شود. اگر تعداد ورودی/خروجی زیاد باشد، معمولاً از بسته‌بندی فن‌آور استفاده می‌شود و لایه‌های توزیع مجدد (RDL) علاوه بر برآمدگی‌ها برای فعال کردن مسیریابی سیگنال مورد نیاز است. این "بسته بندی سطح ویفر فن-out (FOWLP) است."


2D packaging


بسته بندی 2.5 بعدی

فناوری بسته‌بندی 2.5 بعدی می‌تواند دو یا چند نوع تراشه را در یک بسته قرار دهد و در عین حال سیگنال‌ها را به صورت جانبی هدایت کند که می‌تواند اندازه و عملکرد بسته را افزایش دهد. پرکاربردترین روش بسته بندی 2.5 بعدی، قرار دادن تراشه های حافظه و منطق در یک بسته واحد از طریق یک interposer سیلیکونی است. بسته‌بندی 2.5 بعدی به فناوری‌های اصلی مانند گذرگاه‌های سیلیکونی (TSV)، برآمدگی‌های کوچک و RDL‌های ریزپیچ نیاز دارد.


2.5D packaging


بسته بندی سه بعدی

فناوری بسته بندی سه بعدی می تواند دو یا چند نوع تراشه را در یک بسته قرار دهد و در عین حال سیگنال ها را به صورت عمودی هدایت کند. این فناوری برای تراشه های نیمه هادی با تعداد ورودی/خروجی کوچکتر و بالاتر مناسب است. TSV را می توان برای تراشه هایی با تعداد ورودی/خروجی بالا و باندینگ سیمی برای تراشه هایی با تعداد ورودی/خروجی کم استفاده کرد و در نهایت یک سیستم سیگنال را تشکیل می دهد که در آن تراشه ها به صورت عمودی مرتب شده اند. فناوری های اصلی مورد نیاز برای بسته بندی سه بعدی شامل فناوری TSV و micro-bump است.


تاکنون هشت مرحله ساخت محصول نیمه هادی "فرآوری ویفر - اکسیداسیون - فتولیتوگرافی - اچ - رسوب لایه نازک - اتصال - تست - بسته بندی" به طور کامل معرفی شده است. از "ماسه" تا "تراشه"، فناوری نیمه هادی نسخه واقعی "تبدیل سنگ ها به طلا" را انجام می دهد.



VeTek Semiconductor یک تولید کننده حرفه ای چینی استپوشش کاربید تانتالیوم, پوشش سیلیکون کاربید, گرافیت ویژه, سرامیک سیلیکون کاربیدوسایر سرامیک های نیمه هادی. VeTek Semiconductor متعهد به ارائه راه حل های پیشرفته برای محصولات مختلف SiC Wafer برای صنعت نیمه هادی است.


اگر به محصولات فوق علاقه مند هستید، لطفاً مستقیماً با ما تماس بگیرید.  


موب: +86-180 6922 0752


Whatsapp: +86 180 6922 0752


ایمیل: anny@veteksemi.com


X
We use cookies to offer you a better browsing experience, analyze site traffic and personalize content. By using this site, you agree to our use of cookies. Privacy Policy
Reject Accept